Test ESD au niveau de la puce-

Les tests ESD (décharge électrostatique) au niveau de la puce sont un test de fiabilité des circuits intégrés (CI) utilisés pour évaluer la capacité d'une puce à résister aux interférences des décharges électrostatiques pendant la fabrication, l'emballage, le transport ou l'utilisation. GRGTEST possède une équipe technique mature et des experts du secteur, permettant des services de tests ESD efficaces.

HBM (modèle de corps humain), CDM (modèle d'appareil chargé), MM (modèle de machine), TLP (impulsion de ligne de transmission), VFTLP (impulsion de ligne de transmission très rapide)

Circuits intégrés (CI), modules optiques, dispositifs discrets, matrice nue

• ANSI/ESDA/JEDEC JS-001 : 2024 Test de sensibilité aux décharges électrostatiques - Modèle du corps humain – Niveau des composants
• GJB 548C-2021 Méthode 3015.1 Méthodes et procédures de test pour les dispositifs microélectroniques
• MIL-STD-883-3 :2019 Méthode 3015.9 Méthodes de test environnemental des microcircuits
• AEC-Q100-002 REV-E Test de décharge électrostatique sur modèle de corps humain
• AEC-Q101-001 REV-A Test de décharge électrostatique sur modèle de corps humain
• ANSI/ESDA/JEDEC JS-002 : 2022 Test de sensibilité aux décharges électrostatiques - Modèle d'appareil chargé – Niveau de l'appareil
• AEC-Q100-011 REV-D Modèle d'appareil chargé Test de sensibilité aux décharges électrostatiques
• Test de sensibilité aux décharges électrostatiques d'impulsion de ligne de transmission ANSI/ESD STM5.5.1-2022
• JESD22-A115C : Test de sensibilité aux décharges électrostatiques, modèle de machine 2010
• GJB 128B-2021 Méthode 1020 Méthodes de test pour les dispositifs discrets à semi-conducteurs
• CEI 61000-4-2 : 2008 Compatibilité électromagnétique (CEM) – Techniques d'essai et de mesure – Test d'immunité aux décharges électrostatiques
• Véhicules routiers - Méthodes d'essai pour les perturbations électriques dues aux décharges électrostatiques ISO 10605:2008

CNAS

3 ~ 7 jours ouvrables

La décharge électrostatique est un phénomène de libération instantanée de charges (comme la décharge due au contact humain avec une puce). Sa tension peut atteindre des milliers de volts, suffisamment pour briser les couches d'isolation internes de la puce ou endommager les transistors, entraînant une défaillance fonctionnelle ou une dégradation des performances. Si une puce tombe en panne en raison de problèmes ESD après la sortie de la bande-, le coût de reprise est extrêmement élevé (en particulier pour les processus avancés). Les tests permettent d'identifier les vulnérabilités pendant la phase de conception, réduisant ainsi les risques ultérieurs. À mesure que les processus de semi-conducteurs progressent vers des niveaux nanométriques (par exemple 7 nm, 5 nm), avec des tailles de puces réduites et une intégration accrue, la tolérance aux décharges électrostatiques diminue considérablement. Les tests ESD sont devenus une garantie essentielle de la fiabilité des puces.

Les tests ESD de GRGTEST exploitent la force technique d'un laboratoire-de niveau national, sont équipés d'équipements de pointe au niveau international et de solutions de test complètes, et détiennent des certifications faisant autorité telles que CNAS et CMA. Nous fournissons des services de test de protection électrostatique efficaces et précis, aidant les entreprises à améliorer la fiabilité de leurs produits et leur compétitivité sur le marché.

étiquette à chaud: Tests ESD au niveau de la puce-, fournisseur de services de tests ESD au niveau de la puce-en Chine, Analyse des défaillances des puces semi-conductrices, Tests IGBT et semi-conducteurs, test de propreté ionique, évaluation de la qualité du processus au niveau de la carte de circuit imprimé, vieillissement et vérification des tests des modules d'alimentation, contrôle non destructif par rayons X